旋塞阀厂家
免费服务热线

Free service

hotline

010-00000000
旋塞阀厂家
热门搜索:
技术资讯
当前位置:首页 > 技术资讯

一种带有LAN接口的DDS正弦函数发生器设计

发布时间:2020-06-30 17:37:46 阅读: 来源:旋塞阀厂家

DDS(Direct Digital Synthesizer,直接数字合成技术)近年来得到了飞速发展,其应用领域不断拓展,在电子电力技术领域得到广泛的应用。DDS是产生高精度、快速变换频率、输出波形失真小的优先选用技术。该技术从相位概念出发,以奈奎斯特时域采样定理为基础在时域中进行频率合成,其转换速度快、频率分辨率高,并且在频率转换时可保持相位连续,因而易于实现多种调制功能,是一种全数字化技术;其幅度相位频率均可实现程控并可通过更换数据灵活实现任意波形。利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,设计了一种带有LAN接口的正弦函数发生器。1 系统概述

本文引用地址:总线是Agilnet公司和VXI科技公司共同合作,于2004年9月41日在美国加州PALAOLTO提出一种新型仪器接口规范,全称为LAN-based Extensions for Instrumentation(局域网的仪器扩展)。它基于著名的工业标准以太网(Ethernet)技术,扩展了仪器需要的语言、命令、协议等内容,构成了一种适用于自动测试系统的新一代模块化仪器平台标准。为了适应国际上仪器接口技术的发展,以具备LXI硬件基础、带有LAN接口的可程控仪器的研制作为本课题的出发点。同时该程控智能函数发生器以直接数字频率合成技术(DDS)为基础的,此技术是随着计算机、数字集成电路和微电子技术的发展,在频率合成技术领域的新的突破。它是将先进的数字信号处理理论和方法引入到信号合成领域,它的出现为进一步提高信号的频率稳定度提供了新的解决方法。该技术具有以下优点:频率转换快、分辨率高、相位噪声低等。

2 DDS实现方案论证与比较

方案一:采用高性能DDS单片电路的解决方案模拟直接合成法,转换速度快,频率分辨力高,但电路复杂,难以集成,发展受到一定限制。

方案二:采用锁相环合成法,输出信号频率可达到超高频甚至微波段,且输出信号频谱纯度较高,但转换要几毫秒的时间,速度慢。

方案三:采用直接数字合成器(DDS),可用硬件或软件实现。即用累加器按频率要求对相应的相位增量进行累加,再以累加相位值作为地址码,取存放于ROM中的波形数据,经D/A转换、滤波即得所需波形。方法简单,频率稳定度高,易于程控。

根据上述三种方案综合考虑,选择方案三进行设计。下面根据方案三进行硬件和软件两方面的设计。

3 系统硬件设计

3.1 频率合成器

采用直接数字频率合成技术产生波形的方框图如图1所示,输入频率经倍频→计数器→存储器→D/A转换器→滤波后产生所需波形输出。用存储器存储所需的波形量化数据,用不同频率的脉冲驱动地址计数器。该计数器的输出接到存储器的地址线上,这样在存储器的数据线上就会周期性地出现波形的量化数据,经D/A转换并滤波后即可生成波形,并且完全能满足频率范围为100~200 Hz、步进间隔≤100 Hz的要求。

3.2 系统硬件整体框图

整个系统的设计主要包括4个部分:DDS函数发生器、通用接口部分、上位机虚拟仪器控制程序、网络接口控制部分等。系统组成框图如图2所示。

(1)DDS函数发生器部分是仪器的主体部分,不仅具备独立仪器的功能,而且可以通过仪器接口接收上位机的控制,实现程控的目的。

(2)上位虚拟机控制部分所要完成的功能是通过网络向仪器终端发送控制命令。当接收到上位机的命令后,仪器进行相应的动作。

(3)网络接口控制部分主要是完成仪器和Ethernet的接通和数据的接收与发送。当网络有数据传送到仪器时,仪器要判断所送来的数据包是不是发送给自己的数据包:如果是,则接收并放人内存专门开辟的缓冲区中,同时回送接收到数据的信号给上位机;如果不是自己的数据包,则丢弃。

(4)通用接口部分相当于接口转换卡,即通用接口与网络接口的转换。

3.3 正弦信号产生器

正弦信号产生器采用直接频率合成集成芯片AD9850。其内部包括高速、高性能D/A转换器件和高速比较器,6倍参考时钟倍乘器等。利用内时钟倍乘器,降低了对外部高速参考时钟振荡器的要求,可实现全数字编程控制的频率合成器和时钟发生器。在外接精密时钟源时,可产生一个频谱纯净,频率、相位均可编程的模拟正弦波。该正弦波可以直接作为频率源或通过芯片内部的高速比较器转换成方波作为时钟源输出。数据总线D0~D7来完成全部40位控制数据输入。当复位信号RESET有效时会使输入数据地址指针指向第一个输入寄存器,W_CLK上升沿写入第一组8位数据,并把指针指向下一个输入寄存器,连续5个W_CLK上升沿后,完成全部40位控制数据的输入,此后W_CLK信号的边沿无效。当FQ_UP上升沿到来时40位数据会从输入寄存器写入到频率和相位控制寄存器,更新DDS的输出频率和相位,同时把地址指针复位到第一个输入寄存器,等待着下一组新数据的写入,实际电路连接如图3所示。

文化衫订制

沈阳工服订做

内蒙古制作西装